ROM_WRITER ROM_WRITER
Xilinx の XC9572XL-VQ64 という CPLD で 作る Flash ROM ライタの紹介です。
この Flash ROM ライタは、 SPI のような ３線 の シリアル I/O を HOST インターフェイスに持っていて 、Flash ROM に対して、Read/Write する装置です。( ここでいう Write は、 Addr/Data 線を出力して、WE に対してネガティブパルスが出せるという意味。 Flash ROM の Write シーケンスを自動で出力するわけではない)
USB_SIOで扱えるように設計していますが、 USB 部がなくとも、NAXJP のケーブルを使い、プログラムを用意すれば Flash ROM ライタとして機能するはず。
次の 4 つの信号線を使います。 DI CK DO SEL
まず、通信の同期を取るために、所定の動作をする必要があります。 所定の動作とは..
1) SEL を 'H' にする。
2) CK を 'L' にして、ポジティブパルスを 1 回以上出力する。
3) SEL を 'L' にする。
SEL XXXX~~~~~~~~~~~~|_________
CK XXXXXXX__|~|______________
1) DI に 送信データを出力
2) CK を 'H' にする。
3) CK を 'L' にするともに、DO から受信データを入力する。
DI --------XXXXXXXXXXXXXXXX----
CK ______________|~~~~~~~~|_______
DO -------XXXXXXXXXXXXXXXXX------
↑
取りこみタイミング
すべて、8 bit 単位でアクセスします。 bit の順番は、最初に ( おたがいの ) MSB を入出力して、最後に ( おたがいの )LSB を入出力します。
CK _____|~|_|~|_|~|_|~|_|~|_|~|_|~|_|~|_________
DI | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
DO | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
コマンド、アドレス 24 bit 、バイト数、ダミーデータ x 2 x バイト数 の送受信をします。
送信 受信
コマンド
0 0 X RST X X X X 0 1 0 1 0 0 1 1
アドレス
X X X A19 A18 A17 A16 A15 RDY 0 X X 0 0 0 0
A14 ---------------------- A7 X X X X X X X X
A7 ---------------------- A1 A-1 X X X X X X X X
バイト数
( 0 は、256 の意味) X X X X X X X X
ダミーデータ1
X X X X X X X X X X X X X X X X
ダミーデータ2
X X X X X X X X READ データ
( バイト数回分 ダミーデータ1 , 2 をくり返す。
アドレスは 下位 8 bit のみ 自動でインクリメントされる。)
RST -- Flash ROM の RESET 信号の値(out)
RDY -- Flash ROM の RDY 信号の値(in)
READ のように コマンド、アドレス 24 bit 、バイト数、( WRTEデータ, ダミーデータ) x バイト数 の送受信をします。
送信 受信
コマンド
0 1 X RST X X X X 0 1 0 1 0 0 1 1
アドレス
X X X A19 A18 A17 A16 A15 RDY 0 X X 0 0 0 1
A14 ---------------------- A7 X X X X X X X X
A7 ---------------------- A1 A-1 X X X X X X X X
バイト数
( 0 は、256 の意味) X X X X X X X X
WRITEデータ
WRITE データ X X X X X X X X
ダミーデータ
X X X X X X X X X X X X X X X X
( バイト数回分 WRITEデータ,ダミーデータ をくり返す。
アドレスは 下位 8 bit のみ自動でインクリメントされる。)
RST -- Flash ROM の RESET 信号の値(out)
RDY -- Flash ROM の RDY 信号の値(in)
送信 受信
コマンド
1 1 X RST X X X X 0 1 0 1 0 0 1 1
ダミーデータ
X X X X X X X X RDY 0 X X 0 0 1 1
RST -- Flash ROM の RESET 信号の値(out)
RDY -- Flash ROM の RDY 信号の値(in)
このように、Write 機能は、アドレス,データを出力して WE 信号にパルスを 出すものです。したがって、実際に Flash ROM に書き込むには、 上の Read / Write 機能を使って、プログラミングしてやる必要があります。
フルに FTDI の 性能が出せれば、たぶん 500 K バイト/sec ぐらいまでいく のではないかと思っているんですが、
Linux の FTDI ドライバでは、なんらかの問題があるらしく、 USB_SIO では 20K - 30K バイト/sec ぐらいでしか、 シリアルのデータを 送信 + 受信できないようです。
1)ROM の Read の場合は、1 バイトあたり 2 バイトの 送信/受信 が必要です。ヘッダなどもあるので、32 バイトの Read に 71 バイトの 送受信するようにしたものでどれぐらい時間がかかるか調べました。
2)また、Write の場合、連続 Write というモードがあるのですが、 適当なディレイを入れないといけないので、8 バイトを書くのに なんと 109 バイトの送受信をするようになってしまいました。
3)チップイレーズの場合転送量の問題などはないのですが、 いったいどれぐらいの時間がかかるのか... RDY 信号が 変化するまで待ち合わせる ことで時間を測定してみました。
性能データ Flash ROM MBM29LV400 (512K バイト) 読み込み 52 秒 22K バイト/sec ( の 送受信) 書き込み 263 秒 27K バイト/sec 消去 19 秒
見込みより随分遅いですが、 Linux のドライバが、FTDI チップの性能を引き出せれば、 書き込み/読みだしは、この1桁速くなる可能性があります。
ちなみに、上記のデータは、USB_SIO に最適化したプログラムで行っています。 プログラムの作りによっては、この何倍もおそくなる 可能性があります。
最悪なのは、1バイト 書いて1 バイト読むというハンドシェークをするプログラム。 この場合ディレイがボトルネックになって悲惨な性能になりそうです。
上記のプログラムでは、Write と Read をずらしています。
| Write 3 | | Write 4 | | Write 5 |
| Read 2 | | Read 3 | | Read 4
といった処理。今の環境だと、128 バイト - 512 バイトぐらいずらせば、 良いようです。
以上は、このボードを使った ROM_WRITER の紹介でしたが、 CPLD が１つあるだけですから、他の回路を組んで違う用途にも使えるはずです。 いずれ、これを使ったなにかを作ってみたいと思っています。
今考えているのは、ROM ソケットに 載る RAM + CLOCK のボードを作って、 それでできること。
Flash ROM の READ/WRITEのために 8 clock 使っているのが見えると思います。 本当はパイプラインで処理したかったのですが....8bit の ラッチが入らない ため、ダミーの期間が必要になりました。